


# PSPICE – Circuiti sequenziali principali

Davide Piccolo  
Riccardo de Asmundis

# Circuiti Sequenziali

- ◆ Tutti i circuiti visti fino ad ora erano circuiti combinatori, ossia circuiti in cui lo stato di uscita del sistema ad un dato istante dipendeva dallo stato di ingresso del sistema allo stesso istante.
- ◆ I circuiti sequenziali sono circuiti in cui lo stato di uscita del sistema dipende non solo dallo stato di ingresso in quel momento ma anche dalla storia dalla successione degli eventi logici che si sono susseguiti in precedenza
- ◆ In un certo modo quindi i circuiti sequenziali introducono un elemento di memoria
- ◆ Gli elementi di memoria vengono realizzati usando un meccanismo di reazione, ossia le uscite del sistema vengono inserite nuovamente in ingresso


# Il Latch S-R




- ◆ Sono presenti due terminali di ingresso: S (Set) permette di inserire lo stato logico 1 in uscita, R (Reset) inserisce lo stato logico 0 in uscita.
- ◆ Due uscite presenti Q e Qneg (stato logico negato di Q)

S	R	Q(t+1)	Qneg(t+1)	commento
0	0	Q(t)	Qneg(t)	MEMORIA
0	1	0	1	RESET
1	0	1	0	SET
1	1	0	0	INDETERMINATO

# Simulazione LATCH S-R





# Latch S-R basato su NAND (logica invertita)




B

S	R	Q(t+1)	Qneg(t+1)
H	H	Q <sub>(t)</sub>	Q <sub>neg(t)</sub>
L	H	H	L
H	L	L	H
L	L	?	?

# Stimoli forniti



# Risultato con tali stimoli



Impulso (breve) di Reset: le uscite si definiscono

Nuovo reset e permanenza dello stato attivo su Qbar

Si noti lo stato iniziale non definito


Set e permanenza dello stato attivo su Q

# Latch SR sincronizzato


- ◆ I latch visti in precedenza vengono modificati dallo stato delle linee S e R che possono cambiare in qualsiasi momento. Si parla quindi di latch asincrono.
- ◆ Si può modificare il circuito in modo che i cambiamenti di stato avvengano solo in particolari momenti definiti da un segnale di clock esterno: latch sincroni



# Schema del latch SR sincrono







# Simlazione circuito



# Flip flop J-K


- ◆ I dispositivi flip-flop sono sistemi a due stati che modificano la loro azione sotto il controllo di un segnale di clock
- ◆ Possono avere tre comportamenti diversi
  - Locked: al clock, mantengono lo stato precedente
  - Data: al clock immettono e memorizzano un nuovo stato
  - Toggle: al clock cambiano stato in quello complementare

# Tabelle di verità generali

INPUTS					OUTPUTS	
Preset	Clear	Clock	J	K	Q	Q/
L	H	X	X	X	H	L
H	L	X	X	X	L	H
L	L	X	X	X	H*	H*
H	H		L	L	Q <sub>0</sub>	Q <sub>0</sub> /
H	H		H	L	H	L
H	H		L	H	L	H
H	H		H	H	TOGGLE	

\* = stato pseudostabile: non si sa in quale condizione si ricade quando gli ingressi ritornano contemporaneamente H-H

# Implementazione dei tre modi



# Esempio di stimoli

DSTM1 PartName: DigClock

Name	Value
DELAY	=

DELAY=

ONTIME=.5uS  
OFFTIME=.5uS  
STARTVAL=0  
OPPVAL=1  
IO\_MODEL=IO\_STM  
IO\_LEVEL=0

Save Attr  
Change Display  
Delete

Include Non-changeable Attributes   
Include System-defined Attributes

OK  
Cancel

**Clock**

DSTM3 PartName: STIM1

Name	Value
TIMESTEP	=

TIMESTEP=

COMMAND1=0s 1  
COMMAND2=+1us 0  
COMMAND3=+100ns 1  
COMMAND4=  
COMMAND5=  
COMMAND6=

Save Attr  
Change Display  
Delete

Include Non-changeable Attributes   
Include System-defined Attributes

OK  
Cancel

DSTM4 PartName: STIM1

Name	Value
TIMESTEP	=

TIMESTEP=

COMMAND1=0s 1  
COMMAND2=+1.2us 0  
COMMAND3=+5.2us 1  
COMMAND4=+10us 0  
COMMAND5=  
COMMAND6=

Save Attr  
Change Display  
Delete


Include Non-changeable Attributes   
Include System-defined Attributes

OK  
Cancel

Clear: è essenziale altrimenti i circuiti non sono inizializzati

Dato da memorizzare in ingresso

# Risultato di questa simulazione



Data: memorizza il dato sulla transizione del clock


Clear non ancora dato: le uscite sono indeterminate

Locked: mantiene sempre lo stesso stato

Toggle: si complementa ad ogni transizione del clock

# Il flip flop di tipo D

- ◆ Per eliminare la situazione ambigua e lo stato di toggle:






# Registri a scorrimento

- ◆ Un registro è una macchina sequenziale in grado di memorizzare parole ad  $n$  bit e di farle scorrere in una direzione lungo il registro stesso.
- ◆ Esistono registri che consentono lo scorrimento (*shift*) in una direzione sola (*left o right*), e registri che consentono lo scorrimento in entrambe le direzioni
- ◆ Inoltre un registro può essere differenziato a seconda della modalità di ingresso e di uscita ossia se tale modalità è' seriale o parallela. A seconda delle modalità esistono registri:
  - SISO (Serial-In Serial-Out)
  - SIPO (Serial-In Parallel-Out)
  - PIPO (Parallel-In Parallel-Out)
  - PISO (Parallel-In Serial-Out)


# Esempio di registro SISO

- ◆ Viene realizzato tramite una sequenza di flip-flop in catena.
- ◆ Il clock è unico per tutti i flip-flop
- ◆ Il caricamento del registro avviene tramite l'ingresso del primo flip-flop
- ◆ L'uscita si prende sull'output dell'ultimo flip-flop.

# Schematico di un registro SISO




# Il dato scorre lungo il registro



# Registro PISO


- ◆ Particolarmente interessante è il registro PISO in cui una parola di  $n$  bit inserita in parallelo in un registro viene trasferita serialmente




# La base dei contatori

- ◆ Un flip flop J-K in modalità TOGGLE agisce da divisore per 2
- ◆ Mantiene memoria numerica del numero di transizioni effettuate
  - → su di 1 solo bit
- ◆ Per contare occorre introdurre anche altri bit, più significativi


# Contatore asincrono a 4 bit



# Stimoli




Clock standard



Clear "immediato"




# Risultato



# Per ovviare all'inconveniente del ritardo

- ◆ Si usano contatori sincroni
- ◆ Il clock viene inviato contemporaneamente a tutti gli stadi
- ◆ Gli ingressi J-K vengono pilotati in funzione dello stato precedente

# Esempio di semplice contatore sincrono




# Risultato della simulazione




# Contatore modulo 10

- ◆ Per effettuare un conteggio BCD (e quindi modulo 10) occorre resettare il contatore "al volo" quando si raggiunge il conteggio massimo atteso
- ◆ Si può introdurre una logica di reset come segue...

# Contatore modulo 10



# Risultato di una simulazione



Si noti il ritorno a zero non appena si raggiunge il valore "1010"<sub>2</sub> = 10<sub>10</sub>